Revolución en la fabricación de chips: El nuevo método del MIT para dispositivos electrónicos más rápidos

La industria de los semiconductores vive una transformación sin precedentes. En 2025, el Instituto Tecnológico de Massachusetts (MIT) ha dado a conocer un nuevo método de fabricación de chips que promete cambiar para siempre la velocidad, eficiencia y diseño de los dispositivos electrónicos. Este avance, que ya ha captado la atención de las principales firmas tecnológicas y de la comunidad científica, no solo mejora el rendimiento de los chips, sino que también plantea una solución real a los límites físicos y económicos del silicio tradicional. A continuación, te contamos en profundidad cómo funciona este método, sus ventajas, retos y el futuro que abre para la electrónica de consumo, la inteligencia artificial y más allá.

El límite del silicio y la búsqueda de nuevas soluciones

Durante décadas, la Ley de Moore ha guiado el desarrollo de la industria de los semiconductores, duplicando la cantidad de transistores en un chip cada pocos años. Sin embargo, la miniaturización basada en silicio está llegando a sus límites físicos y económicos. Reducir aún más el tamaño de los transistores implica procesos cada vez más costosos y complejos, con desafíos térmicos y de integración que ponen en jaque la continuidad de esta tendencia.

Frente a este escenario, el MIT ha liderado una revolución: la búsqueda de nuevos materiales y arquitecturas que permitan seguir aumentando la potencia y eficiencia de los chips sin depender exclusivamente del silicio.

El nuevo método del MIT: Integración de materiales avanzados y arquitectura 3D

Integración de transistores de Nitruro de Galio (GaN) en chips de Silicio

Uno de los pilares de este avance es la integración de transistores de nitruro de galio (GaN) de alto rendimiento sobre chips de silicio estándar (CMOS). El GaN es un material semiconductor que destaca por su eficiencia y velocidad, ideal para aplicaciones de alta frecuencia y sistemas de potencia como los centros de datos o las comunicaciones móviles de última generación.

El proceso desarrollado por el MIT consiste en construir diminutos transistores sobre una oblea de GaN, cortarlos individualmente y adherir solo los necesarios a un chip de silicio, utilizando un procedimiento a baja temperatura. Esta técnica, además de ser eficiente y rentable, permite mantener el rendimiento de ambos materiales y reducir el uso de GaN, abaratando costes y facilitando la adopción industrial.

Arquitectura multicapa y chips 3D: Más allá de los límites del plano

El otro gran salto tecnológico es la fabricación de chips multicapa, o chips 3D. Tradicionalmente, los chips se diseñan en dos dimensiones, lo que limita la densidad de transistores y la velocidad de comunicación entre ellos. El MIT ha superado este obstáculo desarrollando un método para apilar capas de materiales semiconductores de alta calidad directamente unas sobre otras, sin necesidad de sustratos de silicio gruesos y a temperaturas suficientemente bajas para no dañar los circuitos existentes.

Esta arquitectura permite duplicar la densidad de transistores y mejorar la comunicación entre capas, lo que se traduce en chips más potentes, compactos y eficientes. En vez de depender del silicio como base, se pueden utilizar materiales como el disulfuro de molibdeno o el diseleniuro de tungsteno, que ofrecen propiedades eléctricas superiores y permiten fabricar transistores tipo n y tipo p, esenciales para cualquier operación lógica.

Innovación en materiales: Semiconductores 2D y TMDs

La clave de este avance está en el uso de materiales 2D, especialmente los dicalcogenuros de metales de transición (TMDs), como el disulfuro de molibdeno. Estos materiales pueden formar capas ultrafinas, flexibles y transparentes, ideales para apilar sobre chips de silicio sin dañarlos. El MIT ha perfeccionado un horno especial que permite cultivar estas capas a baja temperatura, logrando una integración perfecta y acelerando el proceso de fabricación de más de un día a menos de una hora.

Características y ventajas del nuevo método

Velocidad y eficiencia energética

La integración de transistores de GaN y la arquitectura 3D permiten fabricar chips que no solo son más rápidos, sino también mucho más eficientes energéticamente. Esto es fundamental para aplicaciones como la inteligencia artificial, el internet de las cosas (IoT), los centros de datos y los dispositivos móviles, donde el consumo energético es un factor crítico.

Compatibilidad industrial y escalabilidad

Una de las grandes ventajas del método del MIT es su compatibilidad con los procesos industriales existentes. Al trabajar a bajas temperaturas y utilizar técnicas de unión sencillas, las fábricas de semiconductores pueden adoptar esta tecnología sin grandes inversiones adicionales, facilitando su escalado a nivel global.

Reducción de costes y sostenibilidad

El uso eficiente de materiales caros como el GaN, solo en las zonas necesarias del chip, reduce significativamente los costes de producción. Además, la miniaturización y la mayor eficiencia energética contribuyen a reducir la huella de carbono de la industria, un aspecto cada vez más relevante en el contexto actual.

Mejor gestión térmica

Al distribuir los transistores de GaN de forma discreta sobre el chip de silicio, se mejora la gestión del calor, evitando puntos calientes y aumentando la fiabilidad y vida útil del dispositivo.

Potencial para nuevas aplicaciones

La alta densidad y eficiencia de los chips 3D los hace ideales para dispositivos móviles, sensores inteligentes, hardware de inteligencia artificial, vehículos autónomos y aplicaciones biomédicas. Su capacidad para procesar grandes volúmenes de datos en tiempo real abre la puerta a innovaciones en robótica, análisis médico, finanzas y más.

Comparativa con los métodos tradicionales

El método tradicional de fabricación de chips se basa en la reducción progresiva del tamaño de los transistores en una única capa de silicio. Sin embargo, este enfoque enfrenta problemas crecientes de disipación térmica, limitaciones físicas y costes elevados a medida que se alcanzan nodos de fabricación cada vez más pequeños (por debajo de los 5 nm).

En contraste, el método del MIT permite:

• Apilar varias capas de transistores sin dañar las inferiores.
• Utilizar materiales con mejores propiedades eléctricas y térmicas.
• Duplicar la densidad de transistores sin aumentar el tamaño físico del chip.
• Integrar lógica y memoria en el mismo espacio, eliminando cuellos de botella en la transferencia de datos.

Problemas y desafíos encontrados

Aunque el avance es prometedor, la fabricación de chips multicapa y la integración de materiales 2D no está exenta de retos:

Control de calidad y defectos

Apilar múltiples capas de materiales ultrafinos exige un control extremo de la pureza y la uniformidad. Cualquier defecto en una capa puede afectar el rendimiento del chip completo.

Temperatura y compatibilidad

El crecimiento de materiales semiconductores sobre chips existentes debe realizarse a temperaturas muy bajas (menos de 400°C), ya que las temperaturas altas pueden dañar los circuitos ya fabricados. Lograr este equilibrio ha sido uno de los grandes logros del MIT, pero sigue siendo un área de investigación activa.

Escalabilidad y producción masiva

Aunque el método ha demostrado ser eficaz en laboratorio y en prototipos, llevarlo a la producción masiva requiere adaptar las líneas de fabricación y garantizar la repetibilidad del proceso a gran escala. El MIT ya ha fundado una empresa derivada para impulsar la comercialización y cuenta con el respaldo de socios industriales, pero el reto de la industrialización persiste.

Integración con la electrónica tradicional

La transición de chips basados en silicio a arquitecturas 3D con materiales 2D plantea desafíos de compatibilidad y diseño, tanto a nivel de hardware como de software. Los fabricantes deberán adaptar sus diseños y herramientas para aprovechar al máximo las nuevas capacidades.

Fecha de lanzamiento y estado actual

El método fue presentado públicamente en junio de 2025, tras varios años de investigación y pruebas en colaboración con instituciones internacionales y la industria. Actualmente, existen prototipos funcionales y se ha demostrado su viabilidad en aplicaciones como amplificadores de potencia para móviles, logrando mejoras notables en calidad de señal, eficiencia y autonomía de batería.

La comercialización a gran escala dependerá de la velocidad con la que la industria adopte el proceso y adapte sus líneas de producción. El MIT y sus socios ya trabajan en alianzas estratégicas para acelerar este proceso y llevar los primeros chips basados en esta tecnología al mercado en los próximos años.

Futuro y perspectivas

La llegada de este nuevo método de fabricación marca un antes y un después en la industria de los semiconductores. La posibilidad de apilar transistores, combinar materiales avanzados y reducir costes abre un abanico de posibilidades para la próxima generación de dispositivos electrónicos. Desde móviles más rápidos y eficientes hasta superordenadores compactos y hardware de inteligencia artificial de última generación, el impacto será transversal y duradero.

Además, la reducción del consumo energético y del tamaño de los dispositivos contribuye a la sostenibilidad y a la miniaturización, dos tendencias clave en la tecnología actual.

Conclusión

El nuevo método de fabricación de chips desarrollado por el MIT representa un salto cuántico en la electrónica moderna. Al integrar transistores de nitruro de galio sobre silicio y apilar capas de materiales 2D a bajas temperaturas, se logran chips más rápidos, eficientes y compactos, listos para afrontar los retos de la inteligencia artificial, el IoT y la computación del futuro. Aunque aún existen desafíos técnicos y de escalabilidad, la industria ya se prepara para adoptar esta tecnología, que promete redefinir los límites de la innovación en los próximos años.